随着技术的进步,目前高速集成电路的信号切拘时间已经达到几百ps,时钟频率也可达到几百MHz如此高的边沿速率导致印刷电路板上的大量互连线产生低速电路中所没有的传输线效应,使信号产生失真,严重影响信号的正确传输。若在电路板设计时不考虑其影响,逻辑功能正确的电路在调试时往往会无法正常工作。为了解决这个问题,在设计高速电路时必须进行信号完整性分析,采用虚拟样板对系统进行透彻仿真,精确分析电路的布局布线对信号完整性的影响,并以此来指导电路的设计。这样,以往很多在调试时才能发现的问题,在设计期间就可以解决,极大地提高了设计成功率,缩短了设计周期。
1 IBIS模型的构成
图1描述了一个输入/输出缓冲器的整体结构模型,每一个方框代表了ISIB模型的一个构成要素,其中包括封装参数、钳位二极管、上拉/下拉I/V曲线、上升/下降速率等。
下面以CMOS电路输入/输出缓冲器为例介绍IBIS建模的基本原理,其它器件的建模可参考IBIS规范。
1.1 输入模型
输入缓冲器模型包括了影响信号传输质量的主要因素,如图2所示。C_pkg、R_pkg、L_pkg为管脚的封装参数,分别对应封装所引起的寄生电容、电阻和电感;C_comp为管腿的输入电容,由器件的内容结构决定;Power_Clamp和GND_Clamp分别表示管腿的输入钳位二极管,其特性用输入电流/电压(I/V)曲线来描述。
1.2 输出模型
输出模型比输入模型稍微复杂一些,如图3所示。C_pkg、R_pkg、L_pkg仍然是管腿的封装参数;C_comp是管腿的输出电容,Power_Clamp和GND_Clamp分别表示管腿的输出钳位二极管,其特性也用V/I曲线来描述;与输入不同的是输出模型中多了Pullup和Pulldown参数,Pullup表示输出为高电平时同的上拉电压与输出电流的关系,Pulldown的意义则相反,它们都用V/I曲线描述;Ramp_rate表示输出电压的变化速率,这是一个动态参数,用以描述器件的交流特性。
1.3 IBIS模型的表示
同SPICE模型一样,IBIS模型文件也用可阅读的ASCII码表示,一个器件的IBIS模型由若干部分组成,每一部分都以一个关键字开头,然后对所定义的关键字利用数据或表格的形式进行描述。下面是一个简单的IBIS模型文件的示例,其中包括了一些最常用的关键字:
[IBIS Ver] 2.1
[Comment Char] |_char
[File Name] n74f244n.ibs
[File Rev] 2.0
[Date] September 17,1997
[Source] File originated at Intel Corporation,as an example of an IBIS Version 1.0 file.
[Notes] This is modified from an original Version 1.0 example to include some IBIS Version 2.1 features to illustrate some keywords,sub parameters and IBIS format style.
[Disclaimer] This information is for modeling purposes only,and is not guaranteed.
[Copyright] None
[Component] N74F244N
[Manufacturer] Philips
[Package]
| typ min max
R_pkg 50m 10m 100m
L_pkg 6.3nH 2.4nH 10.2nH
C_pkg 1.35pF 0.89pF 1.81pF
|
[Pin] signal_name model_name R_pin L_pin C_pin
|
1 Oea# ENABLE NA 10.2nH 1.81pF
2 Ia0 F244_INP NA 7.8nH 1.50pF
3 Yb0 F244_OUT NA 5.8nH 1.17pF
… data omitted …
20 Vcc POWER NA 10.2nH 1.81pF
| F244_OUT MODEL
[Model] F244_OUT
Model_type 3-state
Polarity Non-Inverting
Enable Active-Low
Rref = 500
Cref = 50pF
Vref = 0V
Vmeas = 1.5V
| typ min max
[Voltage Range] 5.0V 4.5V 5.5V
[Pulldown]
| Voltage I(typ) I(min) I(max)
-5.0V -16m -15.2m -16.5m
-4.0V -14m -13.2m -14.5m
… data omitted …
10.0V 755m 612m 810m
[Pullup]
… data omitted …
[GND Clamp]
| Voltage I(typ) I(min) I(max)
-5.0V -784m -756m -811m
-1.0V -64m -56m -71m
… data omitted …
5.0V 0.0m 0.0m 0.0m
[Ramp]
| typ min max
dV/dt_r 1.5/2.00n 1.5/2.98n 1.5/1.61n
dV/dt_f 2.0/1.21n 2.0/1.74n 2.0/0.65n
| F244_INP MODEL
… data omitted …
| ENABLE MODEL
… data omitted …
|
[End]
IBIS模型可以由集成电路厂商提供,也可以通过实际测量得到,或者将已有的SPICE模型进行转换,现在已经有许多成熟的转换程序供使用。
2 IBIS模型的精度
由于IBIS模型是通过SPICE模型转换或直接测量得到的结果,因此它具有较高的精度,能够很好地反映器件的外部特性。图4是一个典型电路。
该电路用一个输出缓冲器驱动一段传输线负载,并测量传输线末端的电压波形。图5是分别用SPICE模型和IBIS模型仿真得到的结果。
从图5可以看出,两种方法的仿真结果相差无几,因此利用IBIS模型进行信号完整性分析是非常精确和可靠的。
3 利用IBIS模型进行信号完整性分析
【本文标签】: 多层 pcb 多层PCB面板 公司设备 沉金板
【责任编辑】:鼎纪电子PCB 版权所有:http://www.dj-pcb.com/转载请注明出处